(19)日本国特許庁(JP)

## (12)公開特許公報(A)

(11)特許出頭公開番号

特開平6-29553


(43)公開日 平成6年(1994)2月4日

(51)htCl*	晚別記号	广内整理器号	FI			技術表示包所
HOIL 29/788						
29/792						
G11C 18/02						
			H01L	29/ 78	371	
		6741-5L	G11C	17/ 00	907 D	
			審查請求 有	発明の	嫩1(全13頁)	最終頁に続く
(21)出願書号	特 <b>顿平5</b> 53070		(71)出願人	693050105		
(62)分割の表示	特顧昭60-2055100	D分割		ローム・	コーポレーション	
(22)出顧日	昭和60年(1985) 9月19日			アメリカ1	合衆国カリフォル	ニア州サン・ホ
				<del>ረ</del> 、 ታ	マース・ドライブ	2150
(31)優先權主張番号	873, 946		(72)発明者	サッティ	エン・ムーカジー	
(82)優先日	1984年11月21日		ļ	アメリカ1	<b>合衆国</b> カリフォル	ニア州サン・ホ
(33)優先權主賬国	米国 (US)			ーゼ、ウ	ィロウ・ストリー	ト 877、ナン
				× 212	!	
			(72)発明者	トマス・	チャン	
				アメリカイ	合衆国カリフォル	ニア州サンタ・
				クララ、フ	ボニタ・アベニュ	- 3474
			(74)代理人	<b>弁理士</b> 1	山崎行造(外	24)

## (54) 【発明の名称】 メモリー装置

## (57)【要約】

小さな表面積を有し、実質的に低いプログラム電圧及び 消去電圧で済むEEPROMセルを与えることを目的と する。複数の記憶サイトの各々が、複数消去線のうちの 関連したものの一つに結合されたソースと、複数列アド レス線のうちの関連したものの一つに結合されたドレー ンと、複数行アドレス線のうちの関連したものの一つに 結合された制御ゲートと、ゲートとソース及びドレーン との間に配置された浮動ゲートと、を含む単一トランジ スタを構成し、さらに列アドレス線及び行アドレス線の うちの関連したものがその関連の消去線の電位より高い 第一の既定賃位に上昇されると、浮動ゲート上にホット エレクトロンを注入する装置と、関連の消去線が関連の 行アドレス線より高い第二の既定電位に上昇されると、 浮動ゲートからソースへ至る電子のファウラー・ノルド ハイムトンネル効果を誘起する装置とを含むメモリー装 置である。



(2)

特開平6-29553

【特許請求の範囲】

【請求項1】 複数の配憶サイトと、複数の行アドレス 線と、複数の列アドレス線と、複数の消去線とを有する 電気的に消去可能なメモリー装置であって、前配複数の 行アドレス線の一つと前記複数の列アドレス線の一つか ら成る各組合せが前配複数の配憶サイトを個々に限定 し、さらに前記複数の記憶サイトの各々が、

1

前記複数消去線のうちの関連したものの一つに結合され たソースと、

前記複数列アドレス線のうちの関連したものの一つに結 10 合されたドレーンと、

前配複数行アドレス線のうちの関連したものの一つに結 合された創御ゲートと、

酸ゲートと前配ソース及びドレーンとの間に配置された 浮動ゲートと、

を含む単一トランジスタを構成し、さらに前記列アドレ ス線及び行アドレス線のうちの関連したものがその関連 の前記消去線の電位より高い第一の既定電位に上昇され ると、前配浮動ゲート上にホットエレクトロンを注入す る装置と、

前記関連の消去線が前記関連の行アドレス線より高い第 二の既定電位に上昇されると、前配浮動ゲートから前配 ソースへ至る電子のファウラー・ノルドハイムトンネル 効果を誘起する装置とを含むメモリー装置。

【請求項2】 請求項1記載の装置において、前記注入 膨層が、

前記ゲートと前記浮動ゲートとの間に配置された絶縁材 第二層であって餃ゲートと該浮動ゲートとの間に高い容 量を与えるべく所定の膜厚と高い誘電率とを有する絶縁 材第二層と、

前記浮動ゲートと前記ソース及びドレーンとの間に配置 された絶縁材第一層であって該浮動ゲートと骸ソースと の間の容量結合を最適化すべくファウラー・ノルドハイ ·ムトンネル効果を生じさせる薄い厚さの絶縁材第一層と を有する裝置。

【請求項3】 請求項2配載の装置において、前配第二 層の誘電率が5より大である装置。

【請求項4】 請求項2記載の装置において、前記第一 屠の厚さが200オングストローム未満である装置。

【請求項5】. 請求項3記載の装置において、前記第二 40 層が五酸化タンタルを含む装置。

【請求項6】 請求項3記載の装置において、前記第二 層が酸素組成の高い五酸化タンタルを含む装置。

【醴水項7】 醴水項4記載の裝置において、前配第一 層が窒化酸化物を含む裝置。

【請求項8】 請求項3記載の装置において、前記第二 層が五酸化タンタル層と熟酸化物層とを有するサンドイ ッチから成る裝置。

【碑求項9】 精求項8記載の装置において、前記五酸

装置。

【請求項10】 請求項8配収の装置において、前配熱 酸化物層が約150オングストロームの厚さである装

2

【請求項11】 請求項2記載の装置において、前配ト ンネル効果装置が、

前配浮動ゲートから前配第一層を通ってトンネル通過し た電子を受容すべく骸浮動ゲートの下方に延びる部分を 有するソース拡散部であって、ゲートに補助された接合 部破壊電圧が増大するように滑らかな曲率を有するソー ス拡散部を含む乾置。

【請求項12】 請求項11配載の装置において、前配 ソース拡散部が、

ヒ素及びリンの浅い拡散部と、

リンの深い拡散部とを含む装置。

【請求項13】 請求項1記載の装置において、前記複 数の記憶サイトが記憶サイトの行及び列を形成するアレ ーとして配置されており、さらに前配複数の配貸サイト の各々に関連した前配消去線が共通に接続され、列内の 前記記憶サイトのそれぞれに対する前記列アドレス線が 共通に接続され、行内の前配配賃サイトのそれぞれに対 する前配行アドレス線が共通に接続されている装置。

【請求項14】 請求項13記載の装置において、前配 各列にある前配配億サイト内のトランジスタが、該列内 のいずれのトランジスタのソースもその同一列内の隣接 トランジスタのソースに接続されると共にそのトランジ スタのドレーンがその同一列内の隣接する別のトランジ スタのドレーンに接続されるように、配置されている缺 ٥.

【請求項15】 請求項2記載の裝量において、前配絶 緑材第二層が五酸化タンタルと熱酸化物とのサンドイッ チを含み、前配絶縁材第一層が窒化酸化物を含み、前配 制御ゲートと前記浮動ゲートとがそれぞれ多結晶シリコ ンを含む装置。

【請求項16】 請求項1配載の装置において、前配復 数の記憶サイトが、行及び列のサイトを形成するアレー として配列されており、その場合列サイト内の前記配憶 サイトの各々に対する列アドレス線が共通に接続されて おり、かつ行状の前記記憶サイトの各々に対する行アド レス線が共通に接続されており、さらに各行の配憶サイ トがバイト単位に配列されており、さらに記憶サイトの 該バイトが列状のパイトに配列されており、又、パイト の特定の列内の各記憶サイトに関連した消去線が共通に 接続されており、その結果、パイト列が一時に消去でき るようにされた装置。

【爾求項17】 爾求項1配載の装置において、前配複 数の記憶サイトが行及び列のサイトを形成するアレーと して配置されており、その場合各行の配憶サイトがパイ ト単位に配置され、行状の前配配徳サイトの各々に対す 化タンタル層が約500オングストロームの厚さである 50 る行アドレス級が共通に接続され、かつ列状の前配配像

(3)

特勝平6-29553

3

サイトの各々に対する列アドレス線が共通に接続されて おり、さらに配憶サイトの酸パイトが列状のパイトに配 列されており、複数の別異列選択線が各列状パイトに関連されており、さらに各々が特定のパイトに関連された行アドレス線に結合されて、前配特定パイトを選択する為の複数の装置が含まれており、

前記特定のバイトが存在する列に関連された前記列選択 線に対して酸選択装置の各々が応答し、さらに酸選択装置が関連するバイトであって同一列内の降扱バイト内の 記憶サイトの前記消去線に結合されているバイト内の記憶サイトへの消去線に酸選択装置の各々が結合されており、その結果、消去すべきバイトの存在する列への前記列選択線を第一の電位に上昇させ、散列と関連したすべての前記列アドレス線を浮動にし、かつ散列内の関連降接バイトへの前記行アドレス線を前記第一電位より低い第二の電位に上昇させることによって、単一のバイトが一時に消去できるようにされた装置。

## 【発明の詳細な説明】

【0001】本発明は電気的にプログラム化し得る、かつ消去しうるメモリー装置に関する。この電気的にプログラム化しうる配像装置は通常、電気的消去式読取り専用メモリ(Electrically Brasable Programmable Read Only Memory、EEPROM)と呼ばれる型式のものとである。さらに特定すると、本発明は高密度配像装置への使用に適した単一トランジスタEEPROMセルの構造のメモリー装置に関する。

【0002】 BEPROM装置及びその製造法は当該技術分野で公知である。一般にEPROM又はEEPRO Mは浮動ゲート(floating gate)及び側御ケート(cont 180 rolgate)と呼ばれる電気接続子により特徴づけられ、これらゲートは共に多結晶シリコンを適当なドープ材料でドープ入れして多結晶を導電化させることにより作成される。代表的なドープ材料はリンである。

【0003】浮動ゲートは、絶縁材であるゲート酸化層により基板から離隔される。この基板領域はチャンネルを確定する対称なソース領域とドレーン領域を含む。

【0004】浮動ゲート及び制御ゲートは絶縁材料、例えば代表的な二酸化シリコン(SiO2)の層により腱 Mされている。EPROM又はEEPROM装置が作動 40 する原理は、電子又は電荷が容量的に「浮動ゲート」中 に書えられることにある。従って浮動ゲートと制御ゲートとの間の誘電体層が重要である。

【0005】 先行技術(例えば米国特許第4,203,158号)及びW. S. ジョンソン他著「ISCCダイジェスト・オブ・テクニカルペーパー」 152万至153頁(1980年2月号)を参照)では、浮動ゲートは低圧化学的蒸増チャンパ内SiH4を反応させて形成され、次に別のドーピング工程にてPOC13をドープ入れされる。

【0006】二酸化シリコン層が次にシリコン多結晶層 上に析出され、もしくは熱的に成長される。この二酸化 シリコン層は代表的な場合約750オングストロームで ある。一般に、良好な多結晶関特性(interpoly qualit y)及び破壊容量(breakdown capability)を遠成する

y)及び敬填容量 (breakdown capability)を達成する には高い酸化温度 (1050℃以上)及び多量のリンド ーピングが必要とされる。しかしながら多量にドープ入 れされた多結晶シリコンの高温における酸化はいくつか の欠点、たとえば(1)ウエーハ上への自動ドーピング

(autodoping)を起こさせる、多結晶酸化の際の脱気 (outgassing) (2)浮動ゲートからトンネル酸化物へのリン拡散が酸化により強調される結果、リンがこの酸化物中にトラッピングセンタを形成すること、を伴う。この電子トラッピングは104サイクルにてしきい値ウインドーEEPROMセルを崩壊させる。(R. B. アルカス他著「ジャーナル・オブ・エレクトロケミカル・ソサイエティー」誌1282頁、1982年6月号、K. サラスワット他者「コンピュータ・エイディッド・デザイン・オブ・インデクレーテッドサーキット・ファブリケーションプロセス・フォーVLSIデバイス」244乃至290頁、1981年7月刊参照)したがつて現在の装置はプログラム操作及び消去操作に低い反復性を示

【0007】最後に、ドープ入れされた多結晶シリコンの第二層がSiO2の絶縁層の頂部に形成される。

すのである。

【0008】二酸化シリコンの絶縁層は750オングストローム程度なので、代表的な審込み又は消去電圧すなわち浮動ゲートに電荷を荷電し又は放電させるに必要な電圧は高かった。即ち20ボルトを超えていた。さらにこのことがゲート酸化物の厚さ、接合部の深さ、ダイ寸法に収縮限界(shrinkage limits)を与えていた。

【0009】 壁化シリコン (Sis N4) もまた、浮動 ゲートと制御ゲート接続子との間の二重器電体(熱的酸 化物とその上に窒化シリコンを載せたもの) である絶縁 材として使用されてきた。盛化シリコンは二酸化シリコ ンより高密度である結果、浮動ゲートと制御ゲートとの 間により高い容量性結合を与える。浮動ゲートと制御ゲ ート間の代表的二重誘電体は500オングストローム酸 化物と400オングストローム壁化物で構成される。し かし、絶縁層として窒化シリコンを使用した場合でも無 込み及び消去電圧は依然比較的高く、18ポルトを超え る。在来のEEPROM装置に対する高い消去及びプロ グラム電圧が関心の的である。このような高電圧の必要 性が、装置作動時における別の高電圧源を必要とするに 至り、あるいは必要なプログラム及び消去レベルまで供 給電圧を昇圧するための特別な電圧増倍回路を装置内に 設けることが必要となった。

【0010】別の欠点は、現在のBEPROM構造はメモリーアレー内で使用される場合は個々の配管セルを相 50 互に分離するための別の制御国路を必要とすることであ

(4)

特開平6-29553

5

る。このことは装置の幾何学的形状を増大させる。たと えば各EEPROMセルに対する制御トランジスタの必 要条件が指定されたとすると、在来のEEPROMセル に必要な等価空間は165平方ミクロンである。

【0011】在来EEPROM装置に関するこれらの周 風及び他の問題は、本発明によって克服される。本発明 の電気的に消去可能なプログラム式記憶装置は、ソース とドレーンを有する単結晶半導体材料の本体と、本体上 に配置された絶縁材の第一層と、絶縁材第一層上に配置 された浮動ゲートと、浮動ゲート上に配置された絶縁材 10 第二層と、絶縁材第二層上のゲートとを含み、このソー スはリン等の第一の材料の深い領域と、ヒ素の第二の材 料とリンとの違い領域とから形成され、このドレーンは この第二材料の浅い領域で形成され、さらにリンのみの 深い領域部の一部分が絶縁材第一層の下方に延び、かつ この第一材料は、接合部のゲートとの重なり合いを最適 化すべく選択される結果、浮動ゲートとソースとの間の 容量結合を制御できる。

【0012】本発明の別の周面では、絶縁材の第一層は ラップに関与しない。

【0013】本発明の別の局面によれば絶縁材の第二層 は高い誘電率を有するように選択される。この条件は酸 紊組成の高い五酸化タンタルと熱酸化物のサンドイッチ により充足することができる。

【0014】上記構造をもつたEEPROMセルはあた かもそれがEPROMであるごとくにプログラムし得、 かつEEPROMと同様に消去可能である。この装置を プログラム化するためには、この装置のドレーン及びゲ ートがソース電位(ポテンシャル)より上の予定ポテン 30 シャルに昇圧される。セルを放電、すなわち消去するた めには、ドレーンが浮動され、ソースがゲートポテンシ ャルより高いポテンシャルに上昇される。

【0015】本発明のこの装置の上記プログラム特性及 び消去特性のため、このような設置一つでメモリーセル が形成できる。選択トランジスタ(select transistor) )を必要としない。さらに第一及び第二層の絶縁材を 選択すること、及びソースもしくはドレーン領域を対称 形状とすることにより、プログラム電圧が低くてよいこ とに加えて著しくセル寸法が小さくて済む。

【0016】さらに反応性スパッタリングを行い、かつ スパッタリングガスとしてアルゴンと酸素を使用するこ とにより熱酸化層の上に五酸化タンタルの層を成長させ ることが絶縁材第二層としての高品質五酸化タンタルを 与える、ということが見出されている。

【0017】さらに乾燥した酸素中850℃にて第一層 の絶縁材として窒化酸化物を成長させ、次にその絶縁材 をアンモニアもしくはアルゴン雰囲気中で1050℃に て焼鈍することにより、実質上トラップのない層が与え られることが判明している。

【0018】さらに、浮動ゲートを正しい位置にドーブ 入れすることにより、絶縁材第二層が上載せ成長される 着しく滑らかな表面を得ることができる。

【0019】それ故、本発明の目的は、それ自体が完全 なメモリーセルとして使用しうるEEPROMトランジ スタを与えることである。

【0020】本発明の別の目的はEPROM装置におけ ると同様にプログラムでき、かつEEPROM装置のよ うに消去できる、メモリ装置を与えることである。

【0021】本発明のさらに別の目的は小さな表面積を 有するEEPROMトランジスタを与えることである。 【0022】本発明のさらに別の目的は先行技術に比し て実質的に低いプログラム電圧及び消去電圧で済むEE PROMセルを与えることである。

【0023】本発明に関するこれらの目的及び他の目 的、特徴、利点は本発明の好ましい実施例に関する下配 の詳細な説明と添付の図面から了解されよう。

【0024】ここで図1を参照すると、代表的なEPR QMトランジスタ装置の断面が示されている。ソース(1 第二層に対してもっと薄く、第一層の絶縁材は実質上ト 20 0)とドレーン(12)は基板(14)上に形成されている。ソー ス(10)とドレーン(12)は基板(14)中にチャンネル(16)を 確定する。チャンネル(16)の上方にはゲート誘電体層(1 8)を形成する絶縁材の層がある。半導体材料の浮動ゲー ト(20)はゲート勝電体層(18)の上方に形成される。最後 -に、絶縁材(22)の第二層の上方に、半導体材料の層が形 成されて創御ゲート(24)となる。フィールド酸化物(26) はトランジスタ構造を周囲装置から離隔させる。

> 【0025】ドレーン(12)、ゲート(24)、及びソース(1 0)のそれぞれに電圧を印加するため、電気接続子(27.2) 8,30)が与えられる。

> 【0026】代表的なEPROMのプログラミングはド レーン(12)のポテンシャルを8万至12ボルトに上げ、 ソース(10)を接地ポテンシャルに保ち、約13乃至21 ボルトの振幅で約1乃至10ミリ秒の周期のパルスを制 御ゲート(24)に印加することにより違成される。

【0027】これらの条件の結果、チャンネル(16)内に 伝導領域が設定され、ここを電子(32)が加速されて行 く。この伝導領域は図1の破線(34)により示される。ド レーン(12)、ソース(10)、及びゲート(24)に印加される 40 電圧の大きさ及び極性は、この伝導領域(34)がドレーン (12)の隣接領域内で「ピンチオフ」となるようにする。 このことにより電子(32)がポテンシャル的に十分に高く され、その結果「熱く」なり、これらのホットエレクト ロン(熱い電子)は衝突電離化によってさらに電子空孔 対を創成する。この条件では、これら電子はゲート誘電 体(18)の絶縁性を克服しうるエネルギーレベルまで上昇 される。これら熱い電子はしたがって、ゲート誘電体(1 8)のポテンシャル障壁を「飛び越える」ことができる。 その後、解御ゲート(24)により発生される領場のため、 50 これら電子は浮動ゲート(20)に吸引されて、そこに苦積

(5)

特開平6-29553

7

される。

【0028】EPROM構造の顕著な欠点はEPROM が紫外光の照射によって消去されなければならないこと である。EPROMセルがアレー中にあるときは、これ らセルは実質的にすべてが一緒に消去される。したがっ て、アレー中に配憶されたプログラムを変更しようとす るとき、その変更が小さなものであっても、アレー金体 が消去されることになり、再びプログラム全体をアレー に入れなければならない。

【0029】図2を参照すると、BEPROM構造が示 10 されている。この構造はEPROMと比較するとプログ ラミング及び消去に異なった構造を利用する。EPRO Mと同様、EEPROM構造はドレーン(36)、ソース(3 8)、ゲート酸化物層(43)により基板から離隔された浮動 ゲート(42)、及び別の酸化物層(45)により浮動ゲート(4 2)から離隔されたゲート(40)を有する。これらはすべて 析出され文は熱的に成長される。しかしEEPROM標 造はこれがドレーン(36)と浮動ゲート(42)との間に薄い トンネル勝電体(46)を与える点でEPROM構造と異な る。図2から判るように、トンネル勝電体(46)の上方に 配置された浮動ゲート(42)の一部はドレーン(36)上に配 置される。さらにトンネル誘電体(46)と整合される、ゲ ート部分(40)もまたドレーン(36)上に配置される。この 構造体のプログラミング及び消去はゲート線(48)とドレ ーン線(50)の間に電位差を誘起させることにより達成さ れる。その電位差は20ポルトの程度である。この薄い 誘電体領域はゲートとドレーン間の高電圧に結合される と「ファウラー・ノルドハイムトンネル効果」と呼ばれ る現象を可能にする。プログラムを入れるためには、す なわち浮動ゲートに電子を配するためには、ドレーンは 30 接地ポテンシャルに維持され、ゲートには約20ポルト ポテンシャルで約10ミリ秒間、パルスが加えられる。 消去すなわち浮動ゲート(42)から電子を除去するために は、ゲートは接地ポテンシャルに保持される一方、ドレ ーン(36)には約20ポルトのポテンシャルで約10秒 間、パルスが加えられる。これら消去及びプログラムの 過程中、ソース(38)は浮動することが許される。これら の条件のもとで電子は浮動ゲート(42)へ、又は浮動ゲー ト(42)から、トンネル効果を起こす。

【0030】上記のEEPROM構造によれば、EEP ROMセルを個別にプログラムし、又は消去することが できる。代表的な場合、アレー中のすべてのセルが同一 の論理値にプログラムされ、その後、各個セルがアレー 中に最終論理値を配すべく選択的に消去される。しか し、前述したように、この典型的EEPROMの欠点と して、(1) セルのプログラム又は消去に高い電圧が必要 なこと、(2) EEPROMセルがアレー中で使用される ときは各セルを独立させるために各EEPROMセル毎 に選択トランジスタが必要なこと、がある。

発明の構造を説明する。本発明の構造は非対称のドレー ン又はソース接合、均一な薄いゲート誘電体、及び創御 ゲートと浮動ゲートとの間の高勝電率誘電体を有するこ とを特徴とする。これらの特徴の結果、EPROMと顔 似の方法でプログラム可能であり、かつEEPROMと **両様な方法で消去可能であり、しかもこれらを低電圧で** 行うことができ、EPROMと同じ物理的大きさであ り、アレー中で使用するときも選択トランジスタが不要 である、EEPROM装置が得られる。

【0032】図4は本発明の好ましい実施例の断面図を 示す。基板(52)はその中に形成された比較的浅いドレー ン領域(54)と酔いソース領域(56)とを有する。ソース(5 6)とドレーン(54)との間にチャンネル(58)が確定され る。絶縁材第一層であるゲート誘電体(60)は、チャンネ ル(58)の上方に形成され、ドレーン(54)まで延びてソー ス(56)の部分(62)と重量する。この層は全断面にわたり 比較的に均一の厚さを有することに注目されたい。

【0033】半導体材料の第一層である浮動ゲート(64) はゲート誘電体の上方に形成される。絶縁材第二層であ る誘電体の第二層(66)が浮動ゲート(64)の上方に形成さ れる。最後に半導体材料の第二層である制御ゲート(68) が絶縁材第二層(66)の上方に形成される。

【0034】図3は本発明のいろいろな構成要素の物理 的配置の上面図を示す。この図からわかるように、劍御 ゲート(68)及び浮動ゲート(64)は相互に上下関係に、か つチャンネル(58)の上方に配置される。ソース拡散旅 (source diffusion) (56)は浮動ゲート(64)の下に延び

【0035】図5は図3の装置の線3c-3cに沿う断 面図である。図4及び図5からわかるように、本発明の 構造は典型的なEEPROMよりも顕著に対称的である が、典型的なEPROM構造よりも非対称的である。さ らに特定すると、本発明の装置はゲート誘電体、浮動ゲ ート、ゲート間勝電体、及び在来のEEPROMのトン ネル用誘電体に関連した制御ゲートに踏しいくほみ(di p)がない。さらに本発明の非対称的ソース又はドレー ン形状は在来のEPROMの対称的なソース又はドレー ン接合部と顕著に異なる。

【0036】作動上、本発明のEEPROMセルのプロ グラミングはドレーン(54)及び制御ゲート(68)をソース (56)のポテンシャルより高い既定のポテンシャルに昇圧 することにより達成される。本発明の好ましい実施例で はドレーン(54)は4万至6ポルトの間に昇圧されるが、 ゲートは約0.5乃至5ミリ秒の間、約10乃至12ポ ルトの銀幅にてパルスをかけられる。これらの条件のも とで、「熱い」電子が発生され、ゲート誘電体(60)を通 して加速され、浮動ゲート(64)に至る。本発明の好まし い実施例では、このことにより浮動ゲートのしきい値が 約3. 5乃至5. 5ポルト増大する。したがって本発明 【0031】ここで図3、図4、及び図5を参照して本 50 におけるプログラミングは典型的EPROMの場合と同

(6)

特開平6-29553

9

様である。

【0037】他方、本発明のEEPROMセルの消去はドレーン(54)を浮動させ、創御ゲート(68)を接地ポテンシャルに保持し、ソースに高電圧パルスを印加することにより達成される。本発明の好ましい実施例では、このパルスは10万至13ボルトの振幅と0.5万至5ミリ砂の持続性を有する。これらの条件のもとで、ファウラー・ノルドハイムトンネル効果が浮動ゲート(64)と、浮動ゲート(64)下方に延びるソース拡散部(56)の部分(62)との間で発生する。この消去操作はセルのしきい、複電圧を1ポルト程度まで減少させる。

【0038】上記のプログラミング及び消去機構の退成により、部分的に、本発明のメモリーセルのアレー(配列)中の各メモリーセルに対して選択トランジスタが別個に必要ではなくなつた。

【0039】このセルの論理状態はEPROMセルに関連しているものと同様に決定される。ソース(56)は接地ポテンシャルに保持され、ゲートは3乃至5ポルトのポテンシャルに保持され、ドレーンは1乃至2ポルトに保持される。これらの条件の下で、消去済みのセルは25乃至50マイクロアンペアの電流レベルにて伝導する。他方、プログラム済みセルは伝導しない。

【0040】上記のことから、本発明による改良された性能がEPROMプログラミング機構及びEEPROM 消去機構を採用することのみならず、非対称的なソース又はドレーン接続子、卓越した捕捉(trapping)特性を有する薄いゲート誘電体(60)及び高い誘電率の浮動ゲート(64)と制御ゲート(68)との間の誘電体層を具備することによっても違成されるのであることを丁解されたい。また、これらの特徴がある一方で、これらの各特徴自体 30によりまたはその結果として、本発明の性能が高められ、これら特徴が結合して在来のEEPROM標準よりはるかに優れた改良がなされることに注目されたい。

【0041】図6を参照すると、制御ゲート、浮動ゲート、ソースチャンネル及びドレーン間の容量結合を示す等価固路が図示されている。この容量結合はプログラム演算もしくは消去演算の期間中、浮動ゲート(64)に配憶され、又はゲート(64)から抽出されることとなる電子の量を決定する重要な役割を果す。制御ゲート(68)と浮動ゲート(64)との間の容量結合が容量(70)により表示されないる。浮動ゲート(64)とドレーン(54)との間の容量結合は容量(72)により表わされている。浮動ゲート(64)とチャンネル(58)との間の容量結合は容量(74)により表わされている。最後に浮動ゲート(64)とソース(56)との間の容量結合は容量(76)により表わされている。

【0042】基板(52)に対する浮動ゲート(64)への電圧 Vrcは、次式

VRC=VC (C70/(C70+C72+C74+C76)) により確定されることがわかる。ここでVG は制御ゲー トに印加される電圧である。 -10

【0043】浮動ゲート(64)にかかる電圧が高い程、浮動ゲートに答えられる電子の量は大きい。そして、浮動ゲートに答えられる電子が多い程、本義量のしきい値が高くなる。

【0044】本発明の構造は数通りの方法で浮動ゲートにかかる電圧を最大にする。誘電体(66)に関して言えば、高い誘電率、即ち5以上、を有する材料を選択することにより、浮動ゲートに結合される電圧を増大できる。本発明の好ましい実施例では五酸化タンタルを使用できる。五酸化タンタルは約21なる誘電率を有する。誘電率7の窒化シリコンも使用することができる。このことにより物理的な大きさが小さなのもので高い容量を得ることができる。容量(70)の値が大きい程、浮動ゲート(64)にかかる電圧に対する容量(72)、(74)、(76)の負担が小さくなる。本発明における代表的なセル寸法は5ミクロン四方であり、リソグラフィ技術の改良によってはさらに小さくできる。

【0045】五酸化タンタルの保有特性 (retention characteristic) は、勝電体層 (66)が五酸化タンタルと熱酸化物とのサンドイッチで形成されると増大することができる。好ましくはこの五酸化タンタル層は約500オングストロームの厚さであり、熱酸化物層は約150オングストロームの厚さである。さらに少々酸化物を増加させた五酸化タンタル材料はデータ保有性が良好になることが見出されている。熱酸化物層は、五酸化タンタルが単独で使用される場合に通常許されるよりも高い温度サイクルが製造工程で使用できることが見出されている。さらに熱酸化物層は五酸化タンタルを通して流れる漏れ電流を低減する。

【0046】ゲート誘電体(60)の選択は本装置の性能を 高める別の手段である。図4からわかるように、浮動ゲート(64)とソース(56)との間の図6における容量(76)は ゲート誘電体(60)とソース(56)との間の重量部分の(62) 面積、ゲート誘電率、及びゲート誘電体の厚さの関数で ある。本発明の好ましい実施例では、ゲート誘電体(60)は100万至200オングストロームの範囲の厚さを有 する。好ましくはこのゲート誘電体は窒化酸化物で形成 され、重量領域(62)は小さく、好ましくは0.3万至 0.4マイクロメータにされる。

40 【0047】これらのパラメータの選択に影響する因子は多数存在する。その一つはプログラム済み状態と消去済み状態間のセル反復可能性である。この反復可能性は一部的にはゲート勝電体(60)のトラッピング特性と、ゲート誘電体(60)を通る電流密度とにより決定される。電流密度が高い程、反復可能性は小さくなる。本発用の方法によれば、ゲート勝電体層(60)がトラッピング効果を比較的受けないようにできるようにするには窒化酸化物が層(60)に対する好ましい材料である。又、窒化酸化物がリンの移動に対する良好な障壁であり、したがって浮50 動ゲート(64)の一体性を保存することが見出されてい

(7)

特開平6-29553

11

【0048】ゲート誘電体署(60)内の電流密度は署(60) の面積及び厚さの関数である。浮動ゲート(64)とソース (56)との間の容量はゲート誘覚体層(60)の厚さに比例 し、ゲート誘電体層(60)を通る電流密度はこの厚さに逆 此例する。容量(76)の値はソース(56)の重量部分(62)に 比例する。

【0049】ゲート誘電体階(60)の厚さと重量部分(62) の大きさは、したがって層(60)を通る電流密度を最適化 し、がつソース(56)と浮動ゲート(64)間の容量結合を最 適化すべく選択される。ゲート誘電体層の厚さに対する 別の制限はファウラー・ノルドハイムトンネル効果が薄 い誘電体層を要求することである。したがって本発明の 好ましい実施例ではゲート誘電体は好ましくは虚化酸化 物で形成され、100万至200オングストロームの厚 さを有している。さらに、ソース(56)の重量部分(62)は 約0. 3乃至0. 4ミクロンである。上記の構造を持た せると106程度の反復可能性が得られる。

【0050】上に概略したように、本発明はまた非対称 のソース又はドレーン接合部を有する。本発明の好まし 20 い実施例ではソース(56)は浅い拡散領域(78)及び深い拡 **散領域(80)で形成される。深い拡散領域(80)は浮動ゲー** トの下に約0、2ミクロンで延び、浅い拡散領域(78)は 浮動ゲートの下に約0.1ミクロンで延び、0.3万至 0. 4ミクロンの重量領域(62)を形成する。本発明の好 ましい実施例では、ドレーン拡散領域(54)は第二材料と してビ索で形成され、浮動ゲートの下に約0.1ミクロ ンで延び、浅いソース拡散領域(78)はヒ素と第一材料と してのリンで形成され、深い拡散領域(80)はリンで形成 される。

【0051】リンを用いた深い拡散領域が本発明の好ま しい実施例で使用される理由は、その速い拡散性能が、 必要な重量部分(62)を形成できる一方で滑らかな曲率の 深い拡散部分(80)を与えることができるからである。こ の滑らかな曲率はソース接合の破壊電圧を大いに増大さ せる。このことはソース(56)で特に重要である。その運 由は、ゲート誘電体(60)の厚さが小さく、ソースが本発 明による消去演算期間中に出会う電圧が高いからであ

【0052】本発明の方法によれば、本発明のセルの好 40 ましい実施例はCMOS処理に適合できる。初め材料は [100]方向と36乃至63オームcmの抵抗率を有す るP型材料である。これは図4におけるP基板(52)とし うる。N型ウエル内に密度4. 0×1012/cm2の90 KevのPstが打込まれる。この打込み (implantatio n) は950℃で45分間、湿式酸化 (wet oxidation ) によりウエル中で行われ、それに続けて1150℃ で窒素N2 雰囲気で拡散が行われる。

【0053】その後、厚さ500オングストロームのパ

12

にて形成される。その後、シリコン窒化物が析出され る。次に能動領域(active region )が確定されて厚さ 150オングストロームのスクリーン酸化が行われる。 次にフィールド領域が确定され、このフィールドが50 Kevにて4×1018/cm2の照射率でBFsを打込ま

【0054】次にO2雰囲気内で40分間、1000℃ でフィールド酸化物が形成された後、920℃にて85 分間、N2 雰囲気内に置かれる。次にH2 とO2 内で9 20℃に6時間置かれて6500オングストロームの厚 さにされる。次にセル領域が確定され、その後40Ke y、照射率5×1012/cm2 でB11が打込まれる。上配 の製造工程は在来のものである。

【0055】この段階ではドレーン及びソース領域がま だ形成されていないがすでに確定されており、チャンネ ル部分も確定されており、従ってセルの能動領域が確定 できる。次の段階では厚さか100オングストローム乃 至200オングストロームのセル酸化物層が850℃に て成長される。このセル酸化物層はゲート誘電体(60)を 老わす。トラッピング効果を比較的に受けない層を与え るために、酸化層は乾燥した酸素雰囲気中で成長され る。その後、アンモニア(NH3)及びアルゴン(A r) の雰囲気中で1050℃にて10分間、酸化物層上 に熱盤素化が行われる。この高温すなわち1050℃が 層から水H2 Oを除去する一方、アンモニア又はアルゴ ン雰囲気が材料からすべてのOHラジカル基を除去す る。結果として比較的トラップのないオキシ窒化物層が 得られる。

【0056】次の段階で、浮動ゲート(64)がゲート誘電 30 体(60)の上に析出される。このことは多結晶シリコンが 浮動ゲートとして析出されるときに多結晶シリコンの正 しい位置におけるドーピングを必要とする。これを果す ため、SiH4及びPH3が化学的蒸着により結合され てSi(リンのドープされたもの)が形成される。多糖 品に正しい位置のドーピングを行うことによって、高温 の製造段を付加することが避けられる。このことは多粒 品シリコンの粒度 (grain size) を最小化する上に重要 である。多結晶の粒度が小さい程、滑らかな多結晶表面 が得られ、その結果、信頼性の高い薄層の酸化物が多結 晶表面上に成長できることが見出されている。

【0057】次の段階は制御ゲート(68)と浮動ゲート(6 4)の間に誘電体層(66)を形成することである。本発明の 好ましい実施例では、この誘電体層は薄い熱酸化物層と 比較的厚い五酸化タンタル層を含む。この熱酸化物層は 初め1040℃で成長される。その次にアルゴンと酸素 のスパッタリング気体を用いて超純粋なタンタルをスパ ッタリングにかける。本発明の好ましい実施例ではアル ゴン対酸素の比は4;1である。好ましくはスパッタリ ング気体の酸素組成は少なくとも25%である。また、 ッド酸化物 (pad oxide ) がO2 雰囲気中で1000℃ 50 その結果得られる五酸化タンタル析出物T22 O5 は、

(8)

特開平6-29553

13

その組成が約Ta2 O5・8万至Ta2 O5・5 となるように、やや酸素組成が多いことが好ましい。この五酸化ケンタルとシリコン酸化物のサンドイッチの結果、制御ゲート(68)と浮動ゲート(64)の間の漏れ電流が低減され、結合比が高められる。浮動ゲート及び基板間の消去又はプログラム演算時の電圧は、したがって増大される。

【0058】その後、五酸化タンタル、熱酸化物、及び 多結晶層(20)は図5に示す方向に浮動ゲート(64)を確定 すべくエッチングに付される。

【0059】本発明のセルの代表的製造工程では、周辺の回路例えば感知トランジスタ、アドレス復号回路等、もまた同一チップ上に与えられる。したがってそのような他の周辺装置が存在する場合は、これら装置を形成するための次の段階がある。しかし、周辺装置が存在しないときは、製造工程における次の段階は制御ゲート層の析出となるう。

【0060】前者の状況の場合、即ち周辺装置が同一チップ上に形成される場合、これら周辺装置用のゲート誘電体は約300オングストロームの厚さに、かつ温度約201000℃にて、形成される。その後、二段階のホウ素打込みが酸化物層上に行われる。このことによりやや深いホウ素密度領域が発生してソースとドレーンのパンチスルー現象(punch-through problems)の発生が低減する。最初のホウ素打込みは50Kevで行われ、第二の打込みは100Kevで行われ、「二山」形の打込みプロフイルを形成する。

【0061】その後、制御ゲート(68)が好ましくは多結晶シリコンで形成される。この層は周辺装置に対する在来の制御ゲートとなる。この層は次に在来の方法でドー 30 ブ入れされる。

【0062】上記器段に続いて制御ゲート領域の確定と エッチングが行われる。

【0063】その後、ソースとドレーンの領域がマスクをかけられて約0.2万至0.3マイクロメータの深さまでと素を打込まれる。次にドレーン領域がマスクをはずされ、EEPROMセルのソース領域中にリンの高電圧打込みが行われる。速いリンの拡散特性が、浮動ゲート(64)とソース(56)の間の重量部分(62)が得られると共にソース接続子における高破壊電圧に必要な滑らかな曲率が得られるための機構を与える、ということが見出されている。

【0064】上の段階に続けてアーチャンネル周辺装置用のソース及びドレーン領域の打込みが行われる。その後、390℃にて厚さ1ミクロンのBPSG析出がなされ、次に水蒸気酸化雰囲気中で20分間、900℃にて、このガラスの報密化(densification)を行う。最後に50Kevにて照射率3×105/cm²のリンでN+プラグ打込み(N+plug implantation)が行われ、接触領域におけるスパイクを低減させる。

34

【0065】上記段に続いて、在来の損傷除去、金属 化、及びパシペーション(passivation )が行われる。 【0066】上配の装置構造及び製造法によって高密度 例えば1メガビットの密度、のEEPROMメモリーの 製造が可能となる。図8を参照すると、そのような密度 を与えアレーが例示されている。このメモリーセルアレ ーは破線(82)で囲まれたもので、他方メモリーアレーの 一つのセルは破線(84)で囲まれている。本装置上の周辺 回路は在来の行アドレス復号回路(86)、列アドレス復号 回路(88)、感知増幅回路(90)、出力パッファ回路(92)及 び入力パッファ回路(94)を含む。これら在来の回路は撃 造段を述べた前記の文節で述べた周辺変量に対応する。 【0067】図7は代表的な先行技術のEEPROMメ モリーセルで、破線(96)で囲まれた部分がそれである。 先行技術のEEPROM軽置にはプログラミング及び消 去用の電圧条件があるため、選択トランジスタ(98)がE BPROMトランジスタ(100) に関連して必要である。 この選択トランジスタは特定のメモリーセルが作動中で あるときに他のメモリーセルからBEPROMセルを独 立させる役割を果す。それ故、先行技術のEEPROM メモリーセルは二つのトランジスタと約165平方ミク ロンの表面積を必要とする。

【0068】これとは対照的に、本発明のEEPROMセルではそのプログラミング及び消去の必要条件の特徴のため、本発明によるメモリーセルは25平方ミクロンのみの面積が必要で、しかも選択トランジスタは全く不要である。従って図8に示すアレー構造体が使用できる。

【0069】ここで隣接のトランジスタは方向が逆転していることが了解できよう。従ってアレーの左上隅ではセル(84)はそのソースが次の列のトランジスタ(102)のソースに接続されている。トランジスタ(84)のドレーンは同一列のトランジスタ(104)のドレーンに接続されている。トランジスタ(104)及びトランジスタ(84)に対するドレーンは列アドレス復号回路(88)からの譲(106)に接続される。線(106)はトランジスタ(84)、(104)により共用される列のトランジスタの他のすべてのドレーン接合部に接続される。トランジスタ(84)のゲートは行アドレス復号回路(86)から来る線(108)に接続される。線(108)はトランジスタ(84)、(102)と同一の行内のすべてのトランジスタのゲートに接続される。

【0070】メモリーセルの各々に対するこれらソース 線の共通接線が図示されている。アレー(82)の相互接線 形状のため、共通ソース接続を使用しながらも、個別的 なセルプログラミングをし、かつセルすべての消去を行 うことができる。たとえば、セル(84)をプログラムした いとき、列アドレス復号回路(88)からの線(106)に、行 アドレス復号回路(86)からの線(108)と共に、高配圧を かける。同時に共通ソース線(110)が接地ポテンシャル に維持される。他の列の他のセルにおけるドレーン線は

(9)

特開平6-29553

15

接地されているので、かつセル(84)と同じ行の他のすべ てのセルに対するゲート線が接地されているので、他の メモリーセルの内容に影響はない。

【0071】同様にして消去モードが所望される場合 は、共通繳(110) が高ポテンシャルレベルに上昇される と共に対応のゲート線(108)が接地ポテンシャルに保持 される。图8からわかるように、各行のメモリーセルの ソース端子が共通接続されているため、これらの行すべ ての全セルが消去される。もっと少数の行部分が任意時 に選択的に消去しうるようにしたいときは、列間に選択 10 的間隔にて独立化トランジスタを付加すればよい。

【0012】アレー内のパイト消去はセルのパイト毎に 余分の選択トランジスタを付加することにより達成れ る。これは図10に図示されている。

【0073】パイト(1) を消去するには線(WL2 )を 高ポテンシャルとし、その対応のパイトに対するソース **赦たとえば線(126) を高ポテンシャルにする。他のワー** ド雄はすべて低ポテンシャルに保持される。すべてのビ ット線 (列) 、 (例えば128) 、は浮動したまま保たれ る。これらの条件のもとで、パイト(1) のセルはソース 20 側に高ポテンシャルを、ゲート側に低ポテンシャルを見 る。このことによってセルは消去され、低いVェ状態と なる。パイト(2) はそのゲートもソースも共に高ポテン シャルにあり、かつドレーンが浮動しているので、乱さ れない。

【0074】本発明の好ましい実施例では、選択されな かったWL2 線のパイト内データが乱されないで残るこ とを確実ならしめるため、未選択のソース線すべてが中 間レベル例えば5ポルトに保持される。ソース又はドー ンの接合部自体の非対称構造及び本発明のプログラミン グ形状は、未選択ソース線を中間レベルまで上昇しない 場合でも、線(W L 2 )が関与する未選択パイトに起こ る不慮の変更に対して保護を与える。

【0075】上配のことは次の理由により真であると個 ぜられる。 線(WL2) につながれたパイトの場合につ いて言えるように、ゲートが高でソースがもっと低いポ テンシャルにあるとき、チャンネル(58)は伝導状態であ る。したがって浮動ゲートから見た容量はチャンネル全 体にまたがる容量例えば図6の容量(72)。(74)。(76)に 等価である。これは大容量成分であり、したがって非常 40 に低い容量結合比、例えば0、1万至0、2を与える。 このような事情なので、ファウラー・ノルドハイムトン ネル効果は発生せず、浮動ゲート上の電荷には何の変化 も生じない。それとは対照的に、パイト(1) の麩置に起 こるように、ソースが高ポテンシャルでゲートが接地さ れていると、チャンネル(58)は非伝導状態である。重畳 領域(62)のみが伝導状態である。したがって浮動ゲート は、はるかに小さな容量例えば図6の唯一の容量(76)、 を見ることとなり、したがって容量結合比は、はるかに 高い値、例えば0.8乃至0.9となる。高い結合比の 50 に使用したのであって、限定のためではない。またそそ

16

もとではファウラー・ノルドハイムトンネル効果が発生 ተል.

【0076】パイトの列を消去する為の容量は図8の構 造を設計変更して得られる。そのためには、パイトの各 列毎に別のソース線を設ければよい。したがって図8で はこのことは、行アドレス線すなわちワード線を点(13 **0) にて朝放し、かつ別のソース線(破墓I32 )を付加** することにより与えられることが図示されている。この 形状ではこれらパイト列全体を消去の対象に選択でき る。

【0077】図9を参照すると図8のアレー構造(82)の 物理的配置が部分的に示されている。破線(112) 及び(1 14) はそれぞれ単一のメモリーセルを示す。平行線で示 した領域(116) は金属化層を嵌わすが、これは図では鉛 直方向に延び、セルのドレーン接合部を相互接続すべく 各セルを機断する。一点破綻で確定される領域(118)は フィールド独立化酸化物と能動もしくは拡散領域との間 の境界を確定する。直線及び周期的に変化する線で確定 される領域(120) は共通の行のメモリーセルにまたがっ て延びる制御ゲート層を確定する。特定のメモリーセ ル、例えば(112)、内の斜線領域(122) は制御ゲート 層、誘電体材料(66)の第二層、浮動ゲート(64)、及びゲ ート誘電体(60)を変わす。最後に、各メモリセルに対す るドレーン接続子が長方形(124) により表わされている のが見られる。領域(124) は各列の隣接メモリーセルの ドレーンを接続することに注目されたい。上配方法で、 小型で高密度のEEPROMメモリーアレーが得られ Z.

【0078】最後に図11及び図12を参照すると、本 発明のEEPROMセルのプログラミング及び消去に対 する実験的結果が示されている。図11は本発明の消去 特性を示す。この図から判るように、鉛直軸線はセルの しきい値電圧を表わし、水平軸線はセルのソース端子に 印加されたパルスの大きさを示す。このように約12ポ ルトの振幅のパルスの場合、0万至1ポルトの程度のし きい値覚圧が得られることが了解される。

【0079】図12を参照すると、セルのプログラミン グ特性が示されている。鉛直軸線はセルのしきい値電圧 を示し、水平軸線はドレーン電圧を示す。密に並んだ点 々は12ボルトのゲート印加パルス振幅を示す。 粗に並 んだ点々は11ポルトのゲートパルス振幅を示す。最後 に、実線は10ポルトのゲートパルス振幅を示す。図か ら、10乃至12ポルトのゲートパルスを使用するとき 5乃至7ポルト程度のドレーン電圧が3ポルトを超える しきい値電圧レベルを生ずることがわかる。

【0080】明らかに、これらの図に示されるプログラ ミング特性及び消去特性は現在入手可能なEEPROM メモリーセルの特性よりはるかに優れている。

【0081】ここに使用した用語及び表現は説明のため

(10)

**時期平6-29553** 

17

れらの用語や表現の使用により、例示し又は説明した特 徴等と等価のものを排除する意図はなく、特許請求の範 囲内で種々の設計変更が可能であることを了解された い。

【図面の簡単な説明】

【図1】在来のEPROM装置の断面図である。

【図2】在来のEEPROM装置の断面図である。

【図3】本発明の上面図である。

【図4】図3の3b-3b線に沿ってとつた本発明の断面図である。

【図5】図3の3c-3c線に沿ってとつた本発明の断 面図である。

【図6】本発明の装置の等価容量回路を示す図である。

【図7】メモリーアレー内に接続された在来のEEPR

OMセルの簡単な略線図である。

【図8】プロック消去方式の特徴をもった、メモリーアレー内に接続された本発明のEEPROMトランジスタの簡単な略線図である。

18

\*【図9】本発明に基づいて構成されたメモリーセルのアレーの形状の上面図である。

【図10】パイト消去方式の特徴をもったメモリーアレ 中中に接続されている本発明のEEPROMトランジス タの簡単な略線図である。

【図11】本発明の軽電の消去状態及びその特性を示す 図である。

【図12】本発明に基づいて構成された設置の代表的プログラミング特性及びその状態を示す図である。

(符号の説明)

52 基板

54 ドレーン領域

56 ソース

58 チャンネル


60 ゲート誘電体

64 浮動ゲート


66 絶縁材第二層

68 制御ゲート


[图1]




[図2]




[図3]



[図4]




(11) 特開平6-29553




(12)

特開平6-29553



(13)

特開平6-29553



フロントページの続き (51) Int. Cl. 5 識別配号 FI 技術表示箇所 庁内整理番号 G 1 1 C 16/04 H 0 1 L 27/115 HO1L 27/10 4 3 4 8728-4M